等离子体刻蚀的原理

1. Plasma：广泛应用而又复杂的物理过程

等离子体刻蚀在集成电路制造中已有40余年的发展历程，自70年代引入用于去胶，80年代成为集成电路领域成熟的刻蚀技术。刻蚀采用的等离子体源常见的有容性耦合等离子体(CCP-capacitively coupled plasma)、感应耦合等离子体ICP(Inductively coupled plasma)和微波ECR 等离子体(microwave electron cyclotron resonance plasma) 等。除刻蚀外，等离子体技术也成功的应用于其他半导体制程，如溅射和等离子体增强化学气相沉积(PECVD)。当然鉴于plasma丰富的活性粒子，plasma也广泛应用于其他非半导体领域，如空气净化，废物处理等。

图1 一种容性耦合等离子体放电现象

2.容性耦合等离子体(CCP)

等离子体是部分离化的中性气体，在等离子体中自由电子与中性分子，原子进行碰撞，通过碰撞电离，进一步得到更多的电子和离子。基于电子的能量，可以获得更丰富的离子，激发态高能中性粒子等，同时由于电子吸附在中性气体表面还可获得负离子。由于每种气体在原子分子物理学中有各自的能级结构，故高能电子可以将气体激发到不同的能级上，当气体分子、原子从高能级向低能级回迁时将会辐射出不同能量的光子，不同能量的光子代表了不同的波长，通过分析光谱我们可以有效地分析等离子体的刻蚀过程。该分析诊断过程常被用于半导体制造中的EDP监测。

图2 等离子体中的激发碰撞与光谱辐射

容性耦合等离子体源典型的腔室结构如下图。功率加载到上下电极上，通常频率为13.56MHZ。所谓的暗鞘层将在所有器壁表面形成，暗鞘层常被认为是绝缘体或电容，因此可以认为功率通过一个电容器转移至等离子体。

图3 常用CCP源的腔室结构

在频率为1MHz和100MHz之间，自由电子可以伴随电场的变化获得能量，离子由于质量较重，往往不会伴随变化的电场运动。

容性耦合等离子体放电气压范围往往从几个毫托到几百毫托，因为电子质量远低于离子质量，电子可以运动更远更长的距离并与气体和器壁进行碰撞，电离出更多的电子和离子。而器壁周围因为电子游离只留下笨重的离子，但整个腔室必须保证电中性，故必然会在器壁形成一种结构来阻挡电子继续在器壁周围的电离，而这种结构平衡了等离子体的电中性特性。这种结构即鞘层，鞘层可认为前面所说的电容器，因为电容器处于放电环境中，表面有电荷积累，就形成了一个电场，一个电场必然对应一个电压，因为电容器周围达到的电荷积累动态平衡，故这个电场，电压为动态的静电场，即直流电场和直流电压，故VDC形成。因为腔室内壁接地，而形成的偏压电场为阻止电子，故对地内壁而言此VDC为负值，即负偏压。在电极上此负偏压与射频电压一起形成了复合电压，如下图。

图4 DC和AC在电极上的波形

3.刻蚀机制

刻蚀机理的解释适用于所有类型的等离子体技术，不局限于RIE。

通常，等离子体刻蚀是化学刻蚀，不是物理刻蚀，这意味着固体原子与气体原子反应形成化学分子，然后从基片表面移除形成刻蚀。因为VDC的存在，通常存在一定的基片溅射，对于大量的刻蚀，物理刻蚀效应很弱可以被忽略。

几个主要的刻蚀过程为：

1. 形成反应粒子；

2. 反应粒子到达被处理材料的表面并被吸附；

3. 被处理材料表面化学吸附反应，形成化学键，并形成反应产物；

4. 解吸附化学反应产物，并在被处理材料表面移除，抽离腔室；

图5 等离子体刻蚀基本机制

4. VDC 对刻蚀的影响

1.刻蚀速率，因为电子密度和能量与VDC相关联，故以上的化学反应过程与速率相对应；

2.离子轰击可以造成Wafer表面的建设损伤；而离子轰击的能量与VDC相关,VDC越高轰击越强；

3.离子轰击还会对刻蚀形貌有一定的影响等等

4.对于非易挥发性副产物，通过一定的离子轰击可以将副产物解离形成易挥发性产物，使本身在易在Wafer表面已形成的膜层消失；

对于VDC主要会加速离子对被处理材料表面的作用，根据不同的工艺需求，调节VDC可以调节对被处理材料的刻蚀。

图6 离子轰击作用

5.感应耦合等离子体(ICP)

两种类型的感应耦合等离子体源：采用柱形和平面结构，如图7所示。射频电流流经线圈在腔室内产生电磁场激发气体产生等离子体，偏压源控制离子轰击能量。通过这种方式，可以独立的控制等离子体密度和离子的轰击能量。因此ICP刻蚀机提供了更多的调控手段。

图7 两种方式的ICP结构

用于等离子体刻蚀的ICP源通常为平面结构，该方式容易获得可调的等离子体密度和等离子体均匀性分布，此外平面ICP源使用的介质窗也易于加工。石英和陶瓷是常用的介质窗材料。

此外感应耦合ICP源也存在容性耦合，介质窗作为线圈和等离子体之间的耦合层是作为一个电容器存在，在线圈的输出端电压达到2000V时，容性耦合将会形成。这个容性高压可以点燃和维持等离子体放电，另一方面，局部高压的形成也会导致介质窗的刻蚀，导致颗粒的产生或者造成晶圆的污染。为了减小容性耦合，通常采用法拉第屏蔽或者在线圈末端串联接地电容的方式。

图8 一种法拉第屏蔽ICP源结构